Verilog 硬體描述語言

Verilog / VHDL 兩個硬體描述語言是設計數位電路的標準語言，您可以用這類語言來設計《有限狀態機、CPU 處理器、控制電路》等等。

教材

• 陳鍾誠: Wikidot – Verilog 基礎
• 菜鳥教程：Verilog 教程